Pat
J-GLOBAL ID:200903089710434014
CMOSイメージセンサ
Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2000051195
Publication number (International publication number):2001245309
Application date: Feb. 28, 2000
Publication date: Sep. 07, 2001
Summary:
【要約】【課題】 低コストで補色フィルタの色差順次方式を行うことのできるCMOSイメージセンサを提供する。【解決手段】 フォトダイオードとこのフォトダイオードで生成された電荷を増幅するアンプ用MOSFETと所定の補色フィルターとを有する画素がマトリクス状に配置され、第1のメモリを有し前記画素の出力にCDS処理を行い前記画素の列毎に設けたCDS回路を有するCMOSイメージセンサにおいて、前記CDS回路に、第2のメモリ部と、前記第1のメモリ部への信号の入出力を制御する第1のスイッチと、前記第2のメモリ部への信号の入出力を制御する第2のスイッチ部とを設け、前記第1のメモリ部に蓄えた所定行の画素の第1の信号と前記第2のメモリ部に蓄えた前記所定行の次行の画素の第2の信号とを加算して補色の色差順次方式の信号を出力する。
Claim (excerpt):
フォトダイオードとこのフォトダイオードで生成された電荷を増幅するアンプ用MOSFETと前記フォトダイオードの入射光を制限する所定の補色フィルターとを有する画素がマトリクス状に配置されており、第1のメモリを有し前記画素の出力から前記アンプ用MOSFETのノイズを除去するCDS処理を行うCDS回路を有し、前記CDS回路は前記画素の列毎に設けられているCMOSイメージセンサにおいて、前記CDS回路に、第2のメモリ部と、前記第1のメモリ部への信号の入出力を制御する第1のスイッチと、前記第2のメモリ部への信号の入出力を制御する第2のスイッチ部とを設け、前記第1のメモリ部に所定の行の画素の前記CDS処理して蓄えた第1の信号と、前記第2のメモリ部に前記所定の行の次の行の画素の前記CDS処理して蓄えた第2の信号とを加算して補色の色差順次方式の信号として出力する構成としたことを特徴とするCMOSイメージセンサ。
IPC (3):
H04N 9/07
, H01L 27/146
, H04N 5/335
FI (4):
H04N 9/07 A
, H04N 9/07 C
, H04N 5/335 E
, H01L 27/14 A
F-Term (36):
4M118AA05
, 4M118AB01
, 4M118BA06
, 4M118CA02
, 4M118DD11
, 4M118DD12
, 4M118FA06
, 4M118FA08
, 4M118FA33
, 4M118FA42
, 4M118FA44
, 4M118GC08
, 5C024AX01
, 5C024CX00
, 5C024CX06
, 5C024DX01
, 5C024EX52
, 5C024GX03
, 5C024GY39
, 5C024HX17
, 5C024HX28
, 5C024HX35
, 5C024HX50
, 5C024HX57
, 5C065AA01
, 5C065BB22
, 5C065BB48
, 5C065DD15
, 5C065EE07
, 5C065GG01
, 5C065GG10
, 5C065GG11
, 5C065GG12
, 5C065GG21
, 5C065GG26
, 5C065GG35
Return to Previous Page