Pat

J-GLOBAL ID：200903089724564875

半導体メモリ装置とその製造方法

Inventor： 伊藤 亨介
Applicant, Patent owner： 株式会社リコー
Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1992139922
Publication number (International publication number)：1993308135
Application date： Apr. 30, 1992
Publication date： Nov. 19, 1993
Summary：

【要約】【目的】 メモリ素子の密度を増大させる。【構成】 基板2に互いに平行なトレンチ溝4が形成され、溝4に直交して交差する方向の帯状にN型拡散層6が形成されている。拡散層6は交互にビットライン及びソースとなっている。隣接する拡散層6,6間の基板2上にはゲート酸化膜8が形成され、拡散層6上にはゲート酸化膜よりも厚いシリコン酸化膜10が形成されている。溝4の両側の側壁にはポリシリコン膜にてなり溝方向に延びる帯状の互いに平行なワードライン12が形成され、ワードライン12がゲート酸化膜8上を横切る部分では、その部分の基板2がチャネル領域となる。チャネル領域は溝4の両側の側面の基板2に形成される。各チャネル領域を挾んで拡散層6,6間で1個ずつのメモリトランジスタが構成されている。各メモリトランジスタにはROMコードを決めるためにデータに従ってイオン注入がなされ、しきい値が設定されている。

Claim (excerpt)：

シリコン基板に互いに平行な溝が形成され、その溝と交差する方向に互いに平行な複数の帯状の不純物拡散層が形成され、ゲート電極を兼ねるワードラインが前記不純物拡散層と絶縁されて前記溝の両側面に形成されており、前記溝の両側面のシリコン基板にチャネル領域が形成されていることを特徴とする半導体メモリ装置。