Pat
J-GLOBAL ID:200903089741835238
半導体装置およびその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
芝野 正雅
Gazette classification:公開公報
Application number (International application number):2002025203
Publication number (International publication number):2003229495
Application date: Feb. 01, 2002
Publication date: Aug. 15, 2003
Summary:
【要約】【課題】簡素な構造でありながらも動作速度に影響を及ぼすことなく消費電力の低減を実現することのできる半導体装置、およびこれを簡便にかつ信頼性高く製造することのできる半導体装置の製造方法を提供する。【解決手段】この半導体装置は、p型シリコン基板11に素子分離酸化膜12を境界するpウェル13およびnウェル14を有する。そして、これら各ウェルにはそれぞれシリコンゲートMOSトランジスタが形成されている。pウェル13に形成されたnチャネル型トランジスタ31および32のゲート電極16および17には、不純物としてヒ素が注入されており、加えてゲート電極17にはさらにリンも注入されている。また、nウェル14に形成されたpチャネル型トランジスタ33および34のゲート電極18および19には、不純物としてインジウムが注入されており、加えてゲート電極19にはさらにホウ素も注入されている。
Claim (excerpt):
半導体基板に同じチャネル型でかつ、ゲート電極にそれぞれ不純物が導入されてなる複数の素子を備える半導体装置において、前記複数の素子は、ゲート絶縁膜を介してそれぞれゲート電極が形成されてなり、それら各ゲート電極に導入される不純物の組成の相違に応じて、それら各素子としての素子特性が所要に設定されてなることを特徴とする半導体装置。
IPC (5):
H01L 21/8238
, H01L 21/265
, H01L 21/265 602
, H01L 27/092
, H01L 29/43
FI (6):
H01L 21/265 602 B
, H01L 27/08 321 D
, H01L 27/08 321 E
, H01L 21/265 P
, H01L 29/62 G
, H01L 21/265 F
F-Term (24):
4M104BB01
, 4M104BB40
, 4M104CC05
, 4M104DD81
, 4M104DD91
, 4M104EE03
, 4M104EE09
, 4M104EE16
, 4M104GG09
, 4M104GG10
, 4M104HH20
, 5F048AA07
, 5F048AC03
, 5F048BA01
, 5F048BB04
, 5F048BB06
, 5F048BB07
, 5F048BB10
, 5F048BB18
, 5F048BC06
, 5F048BC15
, 5F048BC18
, 5F048BE03
, 5F048DA25
Return to Previous Page