Pat

J-GLOBAL ID：200903089758028697

半導体基板の製造方法

Inventor： 阿部 孝夫 ,  中里 泰章 ,  内山 敦雄
Applicant, Patent owner： 信越半導体株式会社 ,  長野電子工業株式会社
Agent (1)： 高橋 昌久 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993081218
Publication number (International publication number)：1995130590
Application date： Mar. 16, 1993
Publication date： May. 19, 1995
Summary：

【要約】【目的】 ウエーハ同士の貼着により半導体基板を形成した場合でも熱膨張率に起因する熱損傷が生じることがなく、各種集積回路若しくはTFTーLCD等を形成し得るだけの充分に薄く結晶性の良好で薄膜なシリコン層を得る。【構成】 熱膨張係数の異なる2枚の各ウェーハを相互に貼着接合して形成される半導体基板の製造方法において、 少なくとも研磨かつ清浄化させた各ウェーハの接合面を相互に圧着させた状態で、第1の温度域で熱処理して仮接合基板とする工程と、前記仮接合基板の少なくとも一方のウェーハ面を化学的処理によって薄層化させた後、前記第1の温度域よりも高い第2の温度域で熱処理して仮接合基板のまゝ保持させるか、あるいは本接合基板とする工程を含む事を特徴とする半導体基板の製造方法

Claim (excerpt)：

熱膨張係数の異なる2枚の各ウェーハを相互に貼着接合して形成される半導体基板の製造方法において、少なくとも研磨かつ清浄化させた各ウェーハの接合面を相互に圧着させた状態で、第1の温度域で熱処理して仮接合基板とする工程と、前記仮接合基板の少なくとも一方のウェーハ面を化学的処理によって薄層化させた後、前記第1の温度域よりも高い第2の温度域で熱処理して仮接合基板のまゝ保持させるか、あるいは本接合基板とする工程を含む事を特徴とする半導体基板の製造方法

IPC (2)：

H01L 21/02 ,  H01L 27/12

Patent cited by the Patent：

Cited by examiner (1)

• 特開平3-097215