Pat

J-GLOBAL ID：200903089764147398

不揮発性半導体記憶装置

Inventor： 赤荻 隆男
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992267412
Publication number (International publication number)：1994119790
Application date： Oct. 06, 1992
Publication date： Apr. 28, 1994
Summary：

【要約】【目的】 本発明は不揮発性半導体記憶装置に関し、過渡状態において安定した動作を得るとともに、誤書き込みを防止する不揮発性半導体記憶装置の消去方法を提供することを目的としている。【構成】 所定の型の導電型基板上に、該導電型基板と異なる型の不純物領域である第一導電型領域を形成するとともに、該第一導電型領域に該導電型基板と同じ型の不純物領域である第二導電型領域を形成し、該第二導電該領域中に、コントロールゲート及びフローティングゲートを有する複数の不揮発性メモリセルを形成してなる不揮発性半導体記憶装置において、前記第一導電型領域に所定の消去電圧を印加した後、前記第二導電型領域に消去電圧を印加するとともに、前記コントロールゲートに所定の高電位電圧を印加し、前記フローティングゲートと該第二導電型領域との間に高電圧を作用させて該フローティングゲートに蓄積された電荷を該第二導電型領域に引き抜くことにより消去動作を行うように構成する。

Claim (excerpt)：

所定の型の導電型基板上に、該導電型基板と異なる型の不純物領域である第一導電型領域を形成するとともに、該第一導電型領域に該導電型基板と同じ型の不純物領域である第二導電型領域を形成し、該第二導電該領域中に、コントロールゲート及びフローティングゲートを有する複数の不揮発性メモリセルを形成してなる不揮発性半導体記憶装置において、前記第一導電型領域に所定の消去電圧を印加した後、前記第二導電型領域に消去電圧を印加するとともに、前記コントロールゲートに所定の高電位電圧を印加し、前記フローティングゲートと該第二導電型領域との間に高電圧を作用させて該フローティングゲートに蓄積された電荷を該第二導電型領域に引き抜くことにより消去動作を行うことを特徴とする不揮発性半導体記憶装置。

IPC (4)：

G11C 16/06 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

G11C 17/00 309 C ,  H01L 27/10 434 ,  H01L 29/78 371