Pat
J-GLOBAL ID：200903089913252507

液晶表示素子

Inventor：
澤井 隆行

About 澤井 隆行


Applicant, Patent owner：
カシオ計算機株式会社

About カシオ計算機株式会社


Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1995194113
Publication number (International publication number)：1997022026
Application date： Jul. 07, 1995
Publication date： Jan. 21, 1997
Summary：
【要約】【課題】 ドレインラインの配線抵抗が低く、しかも画素の開口率が大きくなるようにする。【解決手段】 ドレインライン15は、列方向に隣接する画素電極11R、11G、11B間に挟まれる行方向直線部15kと、隣接する画素列11L間の行方向直線部15kどうしを結ぶ斜め直線部15lと、から構成して配線の総延長を短く設定している。画素列11Lの側方に、列方向に沿ってゲートライン12を直線的に形成する。画素電極11R、11G、11Bの行方向の一方の端部のみに突出部11hを形成する。このような構成としたことにより、配線抵抗が小さくなり、しかも画素電極11R、11G、11Bの有効面積を増加させることができるため開口率を大きくすることが可能となる。
Claim (excerpt)：
透明基板上に、薄膜トランジスタに接続され、列または行方向に直線状に連続する所定数を1ピッチとする画素電極が、相隣接する列または行で半ピッチずれて配置される液晶表示素子において、前記薄膜トランジスタに接続されるドレインラインとゲートラインとの一方が、所定列または行内の隣接する画素電極間に、行または列方向に沿った直線部と、相隣接する直線部を斜めに結ぶ斜め直線部とを有し、前記薄膜トランジスタのチャネル長方向が列または行方向と異なることを特徴とする液晶表示素子。
IPC (4)：
G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786 ,  H01L 21/336
FI (4)：
G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/78 616 A ,  H01L 29/78 617 J
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM