Pat
J-GLOBAL ID:200903089918654557
薄膜多層配線基板の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
須山 佐一
Gazette classification:公開公報
Application number (International application number):1994027962
Publication number (International publication number):1995235768
Application date: Feb. 25, 1994
Publication date: Sep. 05, 1995
Summary:
【要約】【目的】 配線パターンの膜厚化や狭ピッチ化、高アスペクト比化など容易に達成でき、信頼性の高いマルチチップモジュールなどの構成に適する薄膜多層配線基板の製造方法の提供を目的とする。【構成】 ベース基板8主面に層間絶縁層を成す第1の薄膜絶縁樹脂パターン9aを形成する工程と、前記第1の薄膜絶縁樹脂パターン9a形成面に導体膜 10aを設け、この導体膜 10aを一方の電極とし、薄膜絶縁樹脂パターン9a上面と略同一平面を成すように電気メッキで導体を肉盛りして第1の薄膜配線パターン層 12aを形成する工程と、前記第1の薄膜配線パターン層 12aを形成した面に、所要のビアホール9b′を備えた層間絶縁層を成す第2の薄膜絶縁樹脂パターン9bを形成配置する工程と、前記第2薄膜絶縁樹脂パターン9b形成面に導体膜 10bを設け、この導体膜 10bを一方の電極とし、ビアホール9b′を電気メッキによって導体を肉盛りして第2の薄膜絶縁樹脂パターン9b上面と略同一平面を成すフィルドビア接続13を形成する工程とを具備して成ることを特徴とする。
Claim (excerpt):
ベース基板主面に層間絶縁層を成す第1の薄膜絶縁樹脂パターンを形成する工程と、前記第1の薄膜絶縁樹脂パターン形成面に導体膜を設け、この導体膜を一方の電極とし、薄膜絶縁樹脂パターン上面と略同一平面を成すように電気メッキで導体を肉盛りして第1の薄膜配線パターン層を形成する工程と、前記第1の薄膜配線パターン層を形成した面に、所要のビアホールを備えた層間絶縁層を成す第2の薄膜絶縁樹脂パターンを形成配置する工程と、前記第2薄膜絶縁樹脂パターン形成面に導体膜を設け、この導体膜を一方の電極とし、ビアホール部を電気メッキによって導体を肉盛りして薄膜絶縁樹脂パターン上面と略同一平面を成すフィルドビア接続を形成する工程とを具備して成ることを特徴とする薄膜多層配線基板の製造方法。
IPC (3):
H05K 3/46
, H05K 3/24
, H05K 3/40
Patent cited by the Patent:
Cited by examiner (5)
-
特開昭63-244798
-
特開昭60-180197
-
特開昭61-127196
-
特開昭62-033497
-
薄膜多層回路基板の製造方法
Gazette classification:公開公報
Application number:特願平4-103289
Applicant:富士通株式会社
Show all
Return to Previous Page