Pat

J-GLOBAL ID：200903090004953279

半導体装置とその製造方法

Inventor： 国分 崇
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992167868
Publication number (International publication number)：1994013473
Application date： Jun. 25, 1992
Publication date： Jan. 21, 1994
Summary：

【要約】【構成】第1の配線層上と第2の配線層上に形成されたホールの面積が異なり、前記ホール面積の大きさが前記配線層の膜厚で異なることを特徴とする半導体装置。また、前記ホールを形成するドライエッチング方法において、前記エッチングガスに一般式がCXFYで表わされるガスと一般式がCXHYFZで表わされるガスを用いることを特徴とする製造方法。【効果】膜厚の薄い第2の配線層へのホール面積を第1の配線層へのホール面積より小さくすることで、エッチング量を減らすことができるため、第2の配線層を抜けてしまうホール形成を防止することができる。また、従来シリコン酸化膜をエッチングしているエッチングガスや装置でホール形成を行うことができる。

Claim (excerpt)：

半導体基板上に形成された第1の配線層、前記第1の配線層上に形成された第1の絶縁膜、前記第1の絶縁膜の上に形成された第2の配線層、前記第2の配線層上に形成された第2の絶縁膜、前記第1の配線層上と前記第2の配線層上に形成されたホール、前記第1の配線層上と前記第2の配線層上に形成されたホールの面積が異なり、前記ホール面積の大きさが前記配線層の膜厚で異なることを特徴とする半導体装置。

IPC (2)：

H01L 21/90 ,  H01L 21/302