Pat
J-GLOBAL ID:200903090118839778

半導体加速度センサー

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2001281644
Publication number (International publication number):2003092413
Application date: Sep. 17, 2001
Publication date: Mar. 28, 2003
Summary:
【要約】各軸4ケづつのピエゾ抵抗素子を可撓部に設けた3軸の半導体加速度センサーにおいて、従来は引き出し電極を可撓部上でパターンレイアウトを対称、均一化できていなかった。【課題】 このため、4ケのピエゾ素子に加わる電極薄膜による内部応力や周囲温度変化による熱応力等に違いが出るため、オフセット電圧が大きくかつオフセット電圧が変動するという問題があった。【解決手段】 本発明では引き出し電極と同一の製造工程で同一幅の電極薄膜パターンを新たに設けることにより、ピエゾ抵抗素子を形成する可撓部領域の電極薄膜パターンレイアウトを検出軸方向および検出軸方向と垂直な方向の両方ともに均一化した。
Claim (excerpt):
Si単結晶基板の厚肉部から成る中央重錘体部と、該重錘体部を取り囲むように配置した固定部と、該重錘体部と固定部とを連結するSi単結晶基板の薄肉部から成るダイヤフラム状または複数対の梁状の可撓部と、該可撓部上にある2つの直交する検出軸(XとY軸)および該可撓部に垂直な1つの検出軸(Z軸)に対応して、該可撓部上に設置した各軸それぞれ4ケのピエゾ抵抗素子群とからなり、該各軸4のピエゾ抵抗素子はフルブリッジ検出回路を構成するように薄膜の引き出し電極パターンで接続されてなる半導体加速度センサーであって、上記可撓部上に、固定部側から延びて可撓部の中央付近でピエゾ抵抗素子に接続されている引出し電極から延伸され、上記重錘体部に略あるいは完全にとどく第2の薄膜電極パターンや、上記引出し電極および第2の電極パターンとは独立して、該引出し電極や第2の電極パターン近傍に上記固定部側と重錘体部側に略あるいは完全にまたがる第3の薄膜電極パターン、のいずれかあるいは両方を新たに設けることによって、可撓部領域の電極薄膜パターンを略均一なレイアウトとしたことを特徴とする半導体加速度センサー。
IPC (3):
H01L 29/84 ,  G01P 15/12 ,  G01P 15/18
FI (3):
H01L 29/84 A ,  G01P 15/12 ,  G01P 15/00 K
F-Term (19):
4M112AA02 ,  4M112CA01 ,  4M112CA03 ,  4M112CA04 ,  4M112CA05 ,  4M112CA11 ,  4M112CA13 ,  4M112CA24 ,  4M112CA28 ,  4M112CA31 ,  4M112CA33 ,  4M112DA04 ,  4M112DA12 ,  4M112EA03 ,  4M112EA06 ,  4M112EA07 ,  4M112EA10 ,  4M112EA11 ,  4M112FA08

Return to Previous Page