Pat

J-GLOBAL ID：200903090190913907

半導体装置の製造方法

Inventor： 猪原 正弘 ,  エム・ビー・アナンド ,  松能 正
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1996067627
Publication number (International publication number)：1997260492
Application date： Mar. 25, 1996
Publication date： Oct. 03, 1997
Summary：

【要約】【課題】 本発明は、層間接続孔底部の銅拡散防止膜を除去することにより、配線の長寿命化及び接続孔底部の抵抗値の低減化を可能にした半導体装置を製造方法する事を目的とする。【解決手段】 本発明は、マスク材料を用いずに異方性エッチング法により層間接続孔底部の銅拡散防止膜を除去する際、銅拡散防止膜を除去したくない部分の銅拡散防止膜の膜厚170を、層間接続孔底175の銅拡散防止膜の膜厚よりも厚く形成する事により、除去したい銅拡散防止膜のみを除去する事を特徴とする。

Claim (excerpt)：

半導体基板上に絶縁膜を介して相異なる層に形成した第1及び第2の銅配線を互いに電気的に接続する半導体装置の製造方法において、周囲が第1の銅拡散防止膜に覆われた前記第1の銅配線を配設する工程と、前記第1の銅配線上に配線溝を有する層間絶縁膜を形成する工程と、前記層間絶縁膜表面に第2の銅拡散防止膜を形成する工程と、前記配線溝底部より前記第1の銅配線に至る接続孔を形成する工程と、前記配線溝の底部及び側面、及び前記接続孔の底部及び側面に第3の銅拡散防止膜を形成する工程と、異方性エッチングにより前記配線溝の側面及び前記接続孔の側面においては前記第3の銅拡散防止膜を残存させつつも前記接続孔底部の前記第3の銅拡散防止膜を除去し前記第1の銅配線を露出させる工程と、前記配線溝及び前記接続孔に銅材料を埋設することにより前記第1の銅配線と電気的に接続された前記第2の銅配線を形成する工程とを具備することにより前記第1の銅配線と前記第2の銅配線とは前記第3の銅拡散防止膜を介さずに直接接続されつつも前記接続孔における前記銅材料は前記第3の銅拡散防止膜により覆うことを可能とした半導体装置の製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/3205

FI (2)：

H01L 21/90 B ,  H01L 21/88 M