Pat
J-GLOBAL ID：200903090224478717
電界効果トランジスタ
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996248322
Publication number (International publication number)：1998098180
Application date： Sep. 19, 1996
Publication date： Apr. 14, 1998
Summary：
【要約】【課題】 ゲートにおける寄生容量の増大やオーミックコンタクト層との接触を招くことなく、ゲート電極をリセス底部のソース電極側に近い位置に設置することができ、ゲート・ドレイン耐圧の向上と共にソース抵抗の低減をはかる。【解決手段】 GaAs基板101上に半導体層102〜107を積層した積層構造部の表面にソース電極109及びドレイン電極108を離間して設け、これらの電極108,109間に積層構造部のコンタクト層107を一部除去して凹溝状のリセス領域を設け、このリセス領域の底部にゲート電極110を立設してなるHEMTにおいて、基板101の面方位を(100)面から[011]方向に傾斜させ、リセス領域におけるソース電極側の側壁面を緩やかなテーパに形成し、ドレイン電極側の側壁面を垂直に形成し、ゲート電極110をソース側に偏って配置した。
Claim (excerpt)：
半導体基板上に複数の半導体層を積層した積層構造部の表面にソース電極及びドレイン電極を離間して設け、これらソース電極とドレイン電極との間に積層構造部の表面側から基板側に向けて凹溝状のリセス領域を設け、このリセス領域の底部にゲート電極を立設してなる電界効果トランジスタにおいて、前記基板の面方位が(100)面から傾斜した面方位を持ち、前記リセス領域におけるソース電極側の側壁面とリセス底面の成す角度と、ドレイン電極側の側壁面とリセス底面の成す角度とが異なることを特徴とする電界効果トランジスタ。
IPC (3)：
H01L 29/778
, H01L 21/338
, H01L 29/812
