半導体装置およびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：小池晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995238831
Publication number (International publication number)：1996148575
Application date： Sep. 18, 1995
Publication date： Jun. 07, 1996
Summary：

【要約】【課題】従来のバイポーラ・トランジスタ(BipTr)の製造プロセスに比べて最小限の工程追加で高性能の相補型BipTr を作製する。【解決手段】 p型半導体基板を用いる場合、(1) V-NPNTrのn+ 型埋込みコレクタ領域2の形成→(2) V-PNPTrのn型埋込み分離領域6の形成→(3) 素子分離領域9の形成(LOCOS 酸化)→(4) V-PNPTrのp+ 型埋込みコレクタ領域13Cの形成、の工程順をとる。工程(1),(3) は、バイポーラ・プロセス中で最も厳しい高温長時間の熱処理条件にて行われるが、工程(2),(4)を各々これらの後段に置くことで、n型エピタキシャル層(n-Epi)7中への埋込み分離領域6と埋込みコレクタ領域13Cの上方拡散をある程度抑えることができる。このため、n-Epi 7が薄くて済み、V-NPNTrのカーク効果を抑えて動作高速化を図ることができる。

Claim (excerpt)：

p型半導体基板上に縦型NPNトランジスタと縦型PNPトランジスタとが形成されてなる半導体装置であって、前記縦型PNPトランジスタのn型埋込み分離領域が前記縦型NPNトランジスタのn+ 型埋込みコレクタ領域よりも後に高エネルギー・イオン注入により形成され、かつ前記縦型PNPトランジスタのp+ 型埋込みコレクタ領域がその上のn型エピタキシャル層および該n型エピタキシャル層に形成される素子分離領域よりも後に形成されることにより、該n型エピタキシャル層の厚さが必要最小限に最適化されてなる半導体装置。

IPC (4)：

H01L 21/8228 , H01L 27/082 , H01L 21/331 , H01L 29/73

FI (2)：

H01L 27/08 101 C , H01L 29/72

Patent cited by the Patent：

Cited by examiner (21)

特開平3-034364
特開平3-034364
特開平3-034364

Show all

Return to Previous Page