Pat

J-GLOBAL ID：200903090243237135

表示パネル

Inventor： 山口 郁博
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1995072480
Publication number (International publication number)：1996248439
Application date： Mar. 07, 1995
Publication date： Sep. 27, 1996
Summary：

【要約】【目的】 走査ラインが補助容量ラインを兼ねたアクティブマトリックス型液晶表示装置において、補助容量ライン用の走査ラインがオン・オフする際に生じる画素電極の電位の変動(ノイズ)を低減する。【構成】 一例として、画素電極5Cの前段の画素電極5Bに前段の薄膜トランジスタ4Bを介して接続された前段の走査ライン2Bと、当該画素電極5Cの前々段の画素電極5Aに前々段の薄膜トランジスタ4Aを介して接続された前々段の走査ライン2Aとは、当該画素電極5C用の補助容量ラインを兼ねている。したがって、1つの画素電極に対する補助容量部が2つに分割されることになり、これによりノイズを低減することができる。

Claim (excerpt)：

マトリックス状に設けられた走査ラインおよび信号ラインにスイッチング素子を介して画素電極が接続された表示パネルにおいて、画素電極に対して当該画素電極用走査ラインとは別の2本の走査ラインの各一部を重ね合わせたことを特徴とする表示パネル。