Pat
J-GLOBAL ID：200903090388243559
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
煤孫 耕郎
Gazette classification：公開公報
Application number (International application number)：1993180805
Publication number (International publication number)：1995086298
Application date： Jun. 25, 1993
Publication date： Mar. 31, 1995
Summary：
【要約】【目的】 SOI基板上バイポーラデバイスの放熱効果向上、および対基板間容量低減による高速化。【構成】 P型シリコン基板1上に形成された第1酸化膜2、この第1酸化膜2上に形成されたN型シリコン膜3、このN型シリコン膜3上に形成された第2酸化膜4、およびこの第2酸化膜4上に成長したN型エピタキシャル層5にバイポーラトランジスタが形成され、このトランジスタの素子分離領域外に、エピタキシャル層5および第2酸化膜4を貫通して底部がN型シリコン膜3中に設けられた溝およびこの溝の底部から表面までノンドープ多結晶シリコン膜7bを埋設して放熱電極13と接続している。これにより、N型シリコン膜3と多結晶シリコン膜7bを介して放熱電極13に熱伝導するため、トランジスタの放熱効果が向上する。
Claim (excerpt)：
第1半導体層上に形成された第1絶縁層と、前記第1絶縁層上に形成された第2半導体層と、前記第2半導体層上に形成された第2絶縁層と、前記第2絶縁層上に形成された、第3半導体層を有する構造において、前記第3半導体層の一部に、この表面から前記第2絶縁層まで達する絶縁領域を有する半導体素子を形成し、前記半導体素子外部の前記第3半導体層の表面から、第2絶縁層を貫通して底部が前記第2半導体層に達して形成された溝を有する構造とし、前記溝の底部に接して埋設された多結晶シリコン膜と、前記多結晶シリコン膜に接続された金属電極と、を有することを特徴とする半導体装置。
IPC (4)：
H01L 21/331
, H01L 21/762
, H01L 27/12
, H01L 29/73
