Pat
J-GLOBAL ID：200903090498963603

ディスプレイ装置及びその多階調化回路

Inventor：
鈴木 禎人

About 鈴木 禎人

, 
南 浩次

About 南 浩次


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 宮田 金雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998221999
Publication number (International publication number)：2000056726
Application date： Aug. 05, 1998
Publication date： Feb. 25, 2000
Summary：
【要約】【課題】 優れた階調表現を行うための多階調化回路、及び当該多階調化回路を備えたディスプレイ装置を提供する。【解決手段】 ディスプレイ画面上を複数の領域に分割し、この領域内における画素の相対的な空間座標及び時間座標を特定する手段と、この画素を含む複数の画素に関するm+nビットのディジタル映像信号について、下位nビットのうちの少なくとも上位1ビット以上を用いて所定の平均値又は総和を演算する手段と、少なくとも前記特定手段が前記画素について特定した座標、及び前記平均値演算手段の演算結果に基づいてディザ信号を与える手段と、空間座標特定手段が前記画素について特定した空間座標に存在する画素に関するディジタル映像信号に対して、ディザ信号発生手段によって与えられたディザ信号を加減算する加減算手段とを備える。
Claim (excerpt)：
m+n(m、nは1以上の整数)ビットのディジタル映像信号をmビットのディジタル映像信号に変換する処理を有するディスプレイ装置の多階調化回路において、ディスプレイ画面上を複数の領域に分割し、この領域内における画素の相対的な空間座標を特定する空間座標特定手段と、所定の周期内における前記画素の相対的な時間座標を特定する時間座標特定手段と、前記空間座標特定手段及び前記時間座標特定手段が特定する前記画素を含む複数の画素に関するm+nビットのディジタル映像信号について、下位nビットのうちの少なくとも上位1ビット以上を用いて所定の平均値又は総和を演算する平均値演算手段と、少なくとも前記空間座標特定手段が前記画素について特定した空間座標、前記時間座標特定手段が前記画素について特定した時間座標、及び前記平均値演算手段の演算結果に基づいてディザ信号を与えるディザ信号発生手段と、前記空間座標特定手段が前記画素について特定した空間座標に存在する画素に関するディジタル映像信号に対して、前記ディザ信号発生手段によって与えられたディザ信号を加減算する加減算手段とを備えたことを特徴とするディスプレイ装置の多階調化回路。
IPC (4)：
G09G 3/20 641 ,  G09G 3/20 ,  H04N 5/66 ,  G06T 5/00
FI (4)：
G09G 3/20 641 G ,  G09G 3/20 641 E ,  H04N 5/66 A ,  G06F 15/68 320 A
F-Term (24)：
5B057CA08 ,  5B057CA16 ,  5B057CB07 ,  5B057CB08 ,  5B057CB16 ,  5B057CE13 ,  5C058AA11 ,  5C058BA07 ,  5C058BA13 ,  5C058BB01 ,  5C058BB04 ,  5C058BB12 ,  5C058BB13 ,  5C080AA05 ,  5C080AA18 ,  5C080BB05 ,  5C080DD01 ,  5C080DD30 ,  5C080EE29 ,  5C080FF12 ,  5C080GG09 ,  5C080GG12 ,  5C080JJ02 ,  5C080JJ04
Patent cited by the Patent：
Cited by applicant (4)
Show all

Return to Previous Page

TOP

BOTTOM