半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：京本直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992292833
Publication number (International publication number)：1994151748
Application date： Oct. 30, 1992
Publication date： May. 31, 1994
Summary：

【要約】【目的】サイドウォール・スペーサを利用した多重シリンダ型スタックト・キャパシタにおいて、サイドウォールエッチング時のマスクとなる窒化シリコン膜によるクラックの発生、及び配線間容量の増大を低減し、表面積の増大もできる。【構成】ノード電極直下のマスク用絶縁膜を酸化シリコン膜116、窒化シリコン膜110の2層構造とし、酸化シリコン膜116は、多結晶シリコンから成る多重筒状のノード電極形成時のマスクの役目を果たさせる。ノード電極形成後、酸化シリコン膜116及び円筒内部の酸化シリコン膜12a,bは、窒化シリコン膜110をマスクにして弗酸系のウェットエッチングで除去される。次にキャパシタ絶縁膜114及び多結晶シリコン膜を堆積した後エッチング加工し、上部電極115を形成する。

Claim (excerpt)：

半導体チップの所定の層間絶縁膜に第1の絶縁膜を被着する工程と、所定のエッチング手段に対して前記第1の絶縁膜よりエッチング速度の大きい第2の絶縁膜で前記第1の絶縁膜を被着する工程と、前記第2の絶縁膜、前記第1の絶縁膜および前記層間絶縁膜を貫通して下層の所定の導電領域に達するコンタクト孔を開口する工程と、前記導電領域と接続する第1の導電膜または半導体膜を前記第2の絶縁膜に被着する工程と、第3の絶縁膜を前記第1の導電膜または半導体膜に被着する工程と、前記第3の絶縁膜をパターニングして前記コンタクト孔の上部またはその近傍に断面台形状の支持体を形成する工程と、第2の導電膜または半導体膜を全面に被着する工程と、前記第2の導電膜または半導体膜を異方性エッチングして筒状電極を形成する工程と、前記支持体形成時または前記筒状電極形成時のいずれかで前記第1の導電膜または半導体膜までエッチングを行なって底部電極を形成する工程と、前記支持体および前記第2の絶縁膜を除去する工程と、前記筒状電極および底部電極からなる下部電極にキャパシタ絶縁膜を被着する工程とを含むスタックト・キャパシタ形成工程を有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 27/108 , H01L 27/04

Patent cited by the Patent：

Cited by examiner (5)

特開平4-192461
特開平3-211764
特開平4-061265

Show all

Return to Previous Page