Pat
J-GLOBAL ID：200903090511186972
段階的な抵抗値を有する多層構造を利用したメモリ素子
Inventor：
,
,
,
,
,
Applicant, Patent owner：
Agent (1)：
磯野 道造
Gazette classification：公開公報
Application number (International application number)：2005130645
Publication number (International publication number)：2005317976
Application date： Apr. 28, 2005
Publication date： Nov. 10, 2005
Summary：
【課題】 段階的な抵抗値を有する多層構造を利用したメモリ素子を提供する。【解決手段】 下部電極11と、この下部電極11上に形成され、段階的な抵抗値を有するデータ保存層(12a、12b、12c)と、このデータ保存層(12a、12b、12c)上に形成された上部電極13とを含む段階的な抵抗値を有する多層構造を利用したメモリ素子である。【選択図】図1A
Claim (excerpt)：
下部電極と、
前記下部電極上に形成され、段階的な抵抗値を有するデータ保存層と、
前記データ保存層上に形成された上部電極とを含むこと、
を特徴とする段階的な抵抗値を有する多層構造を利用したメモリ素子。
IPC (1)：
FI (1)：
F-Term (2)：
Return to Previous Page
