Pat

J-GLOBAL ID：200903090522809696

半導体記憶装置のキャパシタ絶縁膜の形成方法

Inventor： 黒木 弘樹
Applicant, Patent owner： 宮崎沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 清水 守 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992219202
Publication number (International publication number)：1994069417
Application date： Aug. 18, 1992
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】 シリコン窒化膜の膜厚を粗面凹部のみで厚くし、容量低下を招くことなく、信頼性の向上を図る。【構成】 半導体記憶装置におけるキャパシタ絶縁膜の形成方法において、下部電極としての粗面多結晶シリコン電極13を形成し、この粗面多結晶シリコン電極上に第1のシリコン窒化膜14を形成し、前記粗面多結晶シリコン電極13の凹部のシリコン窒化膜のみを残し、凸部のシリコン窒化膜を除去し、この多結晶シリコン電極上に第2のシリコン窒化膜15を形成し、この第2のシリコン窒化膜15上に上部シリコン酸化膜16を形成し、このシリコン酸化膜上に上部電極17を形成する。

Claim (excerpt)：

半導体記憶装置におけるキャパシタ絶縁膜の形成方法において、(a)下部電極としての粗面多結晶シリコン電極を形成し、(b)該粗面多結晶シリコン電極上に第1のシリコン窒化膜を形成し、(c)前記粗面多結晶シリコン電極の凹部のシリコン窒化膜のみを残し、凸部のシリコン窒化膜を除去し、(d)該多結晶シリコン電極上に第2のシリコン窒化膜を形成し、(e)該第2のシリコン窒化膜上にシリコン酸化膜を形成し、(f)該シリコン酸化膜上に上部電極を形成することを特徴とする半導体記憶装置のキャパシタ絶縁膜の形成方法。

IPC (2)：

H01L 27/04 ,  H01L 27/108

Patent cited by the Patent：

Cited by examiner (2)

• 特開平3-272165
  
• ストレージ電極の形成方法
  Gazette classification：公開公報   Application number：特願平3-275469   Applicant：沖電気工業株式会社