Pat
J-GLOBAL ID：200903090537382664
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1993252327
Publication number (International publication number)：1995086284
Application date： Sep. 14, 1993
Publication date： Mar. 31, 1995
Summary：
【要約】 (修正有)【目的】 多層配線構造の半導体装置における層間絶縁膜の平坦化を図るとともに、層間絶縁膜におけるクラックの発生や表面凹溝の発生を防止する。【構成】 半導体基板11の絶縁膜12上に第1の配線層13を形成し、この上に第1の層間絶縁膜14を形成する。その上にSOG層15を第1の配線層13の1/5〜1/3の膜厚に塗布して第1の配線層13の間の段差を緩和し、その上に第1の配線層13よりも厚く第2の層間絶縁膜16を形成する。第2の層間絶縁膜16の表面を化学的機械研磨法を用いて平坦化し、その上に第2の配線層18を形成する。SOG層15を第2の層間絶縁膜16の下層に設けることで、“す”の発生が防止でき、平坦化と共に信頼性を向上する。また、SOG層15を薄く形成することでクラックの発生が防止でき、層間絶縁膜の信頼性を向上する。
Claim (excerpt)：
第1の配線層と、この第1の配線層上に形成される第1の層間絶縁膜と、この第1の層間絶縁膜上に形成されるSOG層と、このSOG層上に形成されて表面が平坦に研磨された第2の層間絶縁膜と、この第2の層間絶縁膜の表面に形成される第2の配線層とを備える半導体装置。
IPC (2)：
H01L 21/3205
, H01L 21/768
H01L 21/88 K
, H01L 21/90 M
