Pat

J-GLOBAL ID：200903090554693380

半導体装置およびリードフレーム

Inventor： 坪井 和哉 ,  沼崎 雅人
Applicant, Patent owner： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1993279934
Publication number (International publication number)：1995135288
Application date： Nov. 09, 1993
Publication date： May. 23, 1995
Summary：

【要約】【目的】 TAB等のコストの高い組み立て構造を用いることなく、安価に超薄型化を実現できる半導体装置を提供する。【構成】 ペレットを封止したパッケージ1の側面には、複数のリード2が突設され、リード2の内端部2aには、ペレットに電気的に接続されている。リード2の外端部2bの厚さ寸法t1は、内端部2aの厚さ寸法t2よりも大きく設定されており、パッケージ1は、この両者の厚さ寸法の差を利用して、その実装対象面100に臨む側の外側面1aが、リード2の外端部2bの外側面2cの内側になるように、すなわち、実装対象面100に対してパッケージ1の外側面1aよりも、リード2の外端部2bの外側面2cが寸法t3だけ突出した状態となるように厚さ寸法および、リード2を含む中心面に関する振り分け寸法が設定されている。これにより、曲げ成形を行うことなく、超薄型化および面実装が可能となる。

Claim (excerpt)：

ペレットと、このペレットを封止するパッケージと、内端部が前記ペレットに電気的に接続され、外端部は前記パッケージの外部に突設された複数のリードとからなる半導体装置であって、前記リードの前記外端部の厚さ寸法を前記内端部の厚さ寸法よりも大きくし、前記外端部の側面を前記パッケージの外側面よりも、所望の実装対象面に対して突出させてなることを特徴とする半導体装置。