Pat

J-GLOBAL ID：200903090561763946

フィールド・プログラマブル・ゲート・アレイ

Inventor： ポール・ジェフリー・ガーネット
Applicant, Patent owner： サン・マイクロシステムズ・インコーポレーテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：2000212303
Publication number (International publication number)：2002050956
Application date： Jul. 13, 2000
Publication date： Feb. 15, 2002
Summary：

【要約】【課題】 揮発性FPGAを再構成するときにそのデータ構造を傍受できないようにする。【解決手段】 例えば電源投入時に、暗号化された構成データがFPGAの入力端子に供給される。FPGA中で、構成データはまず、論理に埋め込まれた復号アルゴリズムによって復号される。このアルゴリズムは、FPGA中の不揮発性メモリ、例えばEEPROMに記憶された復号鍵をオペランドとして使用する。復号された構成データは、従来の方式でFPGAの揮発性機能部分に配送される。この設計によれば、再構成時に外部メモリからFPGAに転送される構成データのストリームを傍受しても、暗号化された構成データしか得られない。そのため、この設計は、暗号化されない構成データで形成された商業的価値のある知的財産および機密情報が失われることがないような安全性の向上をもたらす。

Claim (excerpt)：

(a)構成可能論理構造を有する機能部分と、(b)前記機能部分を構成する構成データを受け取る入力端子と、(c)前記入力端子と前記機能部分との間に配置され、前記入力端子で受け取った前記構成データに復号プロセスを適用し、復号した前記構成データを、前記機能部分を構成するために機能部分へ中継するように構成される復号回路とを含むフィールド・プログラマブル・ゲート・アレイ。

IPC (3)：

H03K 19/173 101 ,  G06F 1/00 ,  H04L 9/10

FI (3)：

H03K 19/173 101 ,  G06F 9/06 660 L ,  H04L 9/00 621 A

F-Term (9)：

5B076FA02 ,  5J042BA11 ,  5J042CA21 ,  5J042DA00 ,  5J104AA01 ,  5J104AA16 ,  5J104EA04 ,  5J104NA02 ,  5J104NA23