Pat

J-GLOBAL ID：200903090625179461

半導体装置

Inventor： 大澤 徳哉 ,  前野 秀史
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998163439
Publication number (International publication number)：1999352188
Application date： Jun. 11, 1998
Publication date： Dec. 24, 1999
Summary：

【要約】【課題】 論理ユニットのBISTを短期間で実行する。【解決手段】 RAM10が初期化されないときには、データ出力部do[n]から取り込んだデータ信号には、不定値が含まれる恐れがあるが、このデータ信号は、スキャンパス22を通じてMISRへと伝達されることはなく、MISRへは、スキャンパス13で取り込まれたデータ信号DI[n]のみが伝達される。したがって、RAM10の初期化なしで、不定値の影響を受けることなく、組み合わせ回路40のBISTを遂行することができる。すなわち、組み合わせ回路40のBISTを、短期間で正常に遂行することができる。

Claim (excerpt)：

記憶ユニットと、当該記憶ユニットとの間でデータ信号をやり取りする論理ユニットと、前記論理ユニットから前記記憶ユニットへデータ信号を伝達するm段の第1スキャンパスと、前記論理記憶ユニットから前記論理ユニットへ記憶データ信号を伝達するn(≦m)段の第2スキャンパスと、テストパターンを生成し、前記第1スキャンパスの入力端へと供給するテストパターン発生回路と、入力された信号を圧縮して表現する信号であるシグニチャを、出力する出力データ圧縮回路と、前記第1スキャンパスの出力端からの信号を、前記第2スキャンパスを経ることなく、前記出力データ圧縮回路へと伝達する伝達経路と、を備え、前記第2スキャンパスの入力端が、前記第1スキャンパスの第1段ないし第m-n段のいずれかの出力へと接続されている半導体装置。

IPC (2)：

G01R 31/28 ,  G11C 29/00 675

FI (2)：

G01R 31/28 E ,  G11C 29/00 675 L