Pat

J-GLOBAL ID：200903090632899895

強誘電体薄膜キャパシタおよびその製造方法

Inventor： 天沼 一志
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994153197
Publication number (International publication number)：1996023073
Application date： Jul. 05, 1994
Publication date： Jan. 23, 1996
Summary：

【要約】【目的】 基板面内および基板間の電気的特性のばらつきがなく不揮発性半導体記憶回路に適用可能な強誘電体薄膜キャパシタおよびその製造方法を提供する。【構成】 主として<105>軸が厚さ方向に配向したSrBi<SB>2 </SB>(Ta<SB>x </SB>Nb<SB>1-x </SB>)<SB>2 </SB>O<SB>9 </SB>(x=0〜1)の薄膜および該薄膜を挟む一対の電極9,11からなることを特徴とする薄膜キャパシタである。この薄膜10は、下部電極9上にストロンチウム,ビスマス,タンタル,ニオブのアルコキシドまたは有機金属塩を原料とした溶液を塗布後乾燥し、乾燥後の膜厚が20〜80nmの範囲で600〜850°Cで結晶化させることを繰り返すことで形成する。

Claim (excerpt)：

主として<105>軸が厚さ方向に配向したSrBi<SB>2 </SB>(Ta<SB>x </SB>Nb<SB>1-x </SB>)<SB>2</SB>O<SB>9 </SB>(x=0〜1)の薄膜および該薄膜を挟む一対の電極からなることを特徴とする薄膜キャパシタ。

IPC (5)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 27/10 451

FI (2)：

H01L 27/04 C ,  H01L 27/10 325 J