Pat

J-GLOBAL ID：200903090665528698

化合物半導体装置及びその製造方法

Inventor： 今村 慶憲 ,  近藤 将夫 ,  内山 博幸 ,  田上 知紀
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991234545
Publication number (International publication number)：1993074925
Application date： Sep. 13, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】【目的】結晶欠陥が少なく均一性のよいSOI化合物半導体基板を用い、寄生容量やバックゲート効果が小さく、α線耐性に優れた半導体素子を有する化合物半導体装置及びその製造方法を提供すること。【構成】GaAs基板1に、バッファー層2、ドライエッチングストッパー層3、GaAs層4、SiO2膜5を堆積した貼り合わせ基板を、SiO2膜7を堆積した支持基板6に接着剤8で張り合わせ、GaAs基板1とバッファー層2を除去し、SOI化合物半導体基板とし、GaAs層4にチャネルを持つ半導体装置とする。予め貼り合わせ基板のGaAs層4にチャネルを持つ半導体素子を形成してから支持基板と張り合わせてもよい。

Claim (excerpt)：

支持基板と、該支持基板上に、接着剤層を介して順次設けられた絶縁物層及び化合物半導体層とを有し、上記化合物半導体層に半導体素子の活性領域が設けられたことを特徴とする化合物半導体装置。

IPC (5)：

H01L 21/76 ,  H01L 21/302 ,  H01L 21/84 ,  H01L 21/338 ,  H01L 29/812