Pat

J-GLOBAL ID：200903090706812827

半導体装置の製法

Inventor： 市原 淳
Applicant, Patent owner： ローム株式会社
Agent (1)： 河村 洌
Gazette classification：公開公報
Application number (International application number)：1997092008
Publication number (International publication number)：1998284425
Application date： Apr. 10, 1997
Publication date： Oct. 23, 1998
Summary：

【要約】【課題】 エピタキシャル成長中の基板の温度を均一にすると共に正確に測定し、均一な結晶層をエピタキシャル成長をすることができる半導体装置の製法を提供する。【解決手段】 反応装置内で基板2をプラッター1上に載置し、前記プラッターを加熱しながら反応ガスを反応させて前記基板表面にチッ化ガリウム系化合物半導体層をエピタキシャル成長する半導体装置の製法であって、前記プラッター1の表面に予めAl<SB>x </SB>In<SB>y </SB>Ga<SB>1-x-y </SB>N(x+y<1)からなるコーティング膜5を設けておき、その表面に前記基板を載置してエピタキシャル成長をする。

Claim (excerpt)：

反応装置内で基板をプラッター上に載置し、前記プラッターを加熱しながら反応ガスを反応させて前記基板表面にチッ化ガリウム系化合物半導体層をエピタキシャル成長する半導体装置の製法であって、前記プラッターの表面に予めAl<SB>x </SB>In<SB>y </SB>Ga<SB>1-x-y </SB>N(x+y<1)からなるコーティング膜を設けておき、その表面に前記基板を載置してエピタキシャル成長をする半導体装置の製法。

IPC (5)：

H01L 21/205 ,  C23C 16/34 ,  H01L 21/20 ,  H01L 21/68 ,  H01L 33/00

FI (5)：

H01L 21/205 ,  C23C 16/34 ,  H01L 21/20 ,  H01L 21/68 N ,  H01L 33/00 C