Pat
J-GLOBAL ID：200903090722138524
半導体装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
山下 穣平
Gazette classification：公開公報
Application number (International application number)：1991216573
Publication number (International publication number)：1993041488
Application date： Aug. 02, 1991
Publication date： Feb. 19, 1993
Summary：
【要約】【構成】 バイポーラトランジスタBT及び電界効果トランジスタNFET,PFETが、Si基板2の表面の酸化Si絶縁物層4上に形成されており、且つこれらトランジスタの活性領域を構成する島状単結晶層6,8,10は、多孔質化したシリコン基体上の非多孔質単結晶層の表面またはその酸化表面を、シリコン基板2の表面の絶縁物層に貼り合わせた後、前記多孔質化したシリコン基体を湿式化学エッチングを含む工程により除去して得られたものである。【効果】 Si基板2とコレクタとの間の容量の低減されたバイポーラトランジスタBT、及びソースS、ドレインDの浮遊容量の低減された絶縁ゲート型電界効果トランジスタNFET,PFETを作製でき、これらを組み合わせて高速動作が可能で、ラッチアップ現象がなく、α線によるソフトエラー等のない耐放射線特性の優れた回路を提供することができる。
Claim (excerpt)：
バイポーラトランジスタと電界効果トランジスタとを有する半導体装置において、前記バイポーラトランジスタ及び電界効果トランジスタは絶縁性基体上に形成されており、且つこれらバイポーラトランジスタ及び電界効果トランジスタの活性領域を構成する単結晶層は、多孔質化したシリコン基体上の非多孔質単結晶層の表面またはその酸化表面を、表面に絶縁物層を有するもう一方のシリコン基体の表面の該絶縁物層に貼り合わせた後、前記多孔質化したシリコン基体を少なくとも湿式化学エッチングを含む工程により除去して得られた単結晶層であることを特徴とする、半導体装置。
IPC (2)：
FI (2)：
H01L 27/06 321 E
, H01L 27/06 321 H
