Pat
J-GLOBAL ID：200903090811230108
マルチステートエレメントを有するメモリー・アレーと該アレーあるいは該アレーのセルを形成するための方法
Inventor：
Applicant, Patent owner：
Agent (1)：
中島 淳 (外2名)
Gazette classification：公表公報
Application number (International application number)：1997501467
Publication number (International publication number)：1999505071
Application date： Jun. 05, 1996
Publication date： May. 11, 1999
Summary：
【要約】複数のメモリー・アレーを有するメモリー装置。各アレーは、複数のメモリー・セルを有し、各メモリー・セルは関係する接触領域を画している電極から成る。各メモリー・アレーは、連続的なカルコゲニド層の皮膜により形成されている。このカルコゲニド層は、連続的である場合でも、電極の上に形成されている能動領域、とまた該能動領域の少なくとも一部と電気的に連結する導電層を有する。該メモリー・アレーには、複数の電極の少なくとも一部を囲んでいる誘電ボリュームを含めることができる。電極を、該誘電ボリュームの中のエッチングされた開口部に付着させられたプラグあるいはピラーに接触させることができる。
Claim (excerpt)：
メモリー装置であって: 複数のメモリー・アレーを含み、該各アレーが、複数のメモリー・セルを有し、前記メモリー・セルがマルチステートエレメントを含み、前記マルチステートエレメントが、選択されたマルチステート材料のほぼ連続する層の能動領域として形成され、前記選択されたマルチステート材の前記層が、複数の前記メモリー・セルを横断して伸びていることを特徴とするメモリー装置。
IPC (4)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
