Pat

J-GLOBAL ID：200903090882817053

集積回路装置

Inventor： 岡 添 浩 幸 ,  樽 井 恭 子
Applicant, Patent owner： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996315081
Publication number (International publication number)：1998163424
Application date： Nov. 26, 1996
Publication date： Jun. 19, 1998
Summary：

【要約】【課題】 抵抗値のトリミングに当たり、残留抵抗が無く、トリミングのための素子の占積率を低くし、信頼性の高い集積回路装置を得る。【解決手段】 半導体基板(30)の表面部に、所定の幅及び長さを有し、互いに所定の間隔をもって配設された複数の抵抗素子(31,32,33)と、抵抗素子を含む半導体基板の表面部に形成され、抵抗素子の各端部に対応する位置にスルーホールが穿たれた絶縁被膜(34)と、スルーホールを通して全ての抵抗素子の各端部に接続するように、複数の抵抗素子の配設位置に対応する絶縁被膜上に帯状に形成され、かつ、抵抗素子上での幅が部分的に狭く形成された金属配線(36)と、金属配線を含む絶縁被膜上に形成され、金属配線の幅の狭い部分がその両側の絶縁被膜面と併せて露呈する開口部(38)を有する保護膜(37)とを備える。

Claim (excerpt)：

外部エネルギーの注入操作によって抵抗値を調節することが可能な集積回路装置において、半導体基板と、前記半導体基板の表面部に、所定の幅及び長さを有し、互いに所定の間隔をもって配設された複数の抵抗素子と、前記抵抗素子を含む前記半導体基板の表面部に形成され、前記抵抗素子の各端部に対応する位置にスルーホールが穿たれた絶縁被膜と、前記スルーホールを通して全ての前記抵抗素子の各端部に接続するように、前記複数の抵抗素子の配設位置に対応する前記絶縁被膜上に帯状に形成され、かつ、前記抵抗素子上での幅が部分的に狭く形成された金属配線と、前記金属配線を含む前記絶縁被膜上に形成され、前記金属配線の幅の狭い部分がその両側の絶縁被膜面と併せて露呈する開口部を有する保護膜と、を備え、前記開口部を通して外部からエネルギーを注入することにより、前記金属配線の幅の狭い部分の切断を可能にしたことを特徴とする集積回路装置。

IPC (3)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/82

FI (2)：

H01L 27/04 V ,  H01L 21/82 F