Pat

J-GLOBAL ID：200903091045735495

半導体記憶装置

Inventor： 信方 浩美
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1996007747
Publication number (International publication number)：1997198891
Application date： Jan. 19, 1996
Publication date： Jul. 31, 1997
Summary：

【要約】【課題】冗長回路のレイアウト面積を小さくでき、また、冗長効率の向上を図れる半導体記憶装置を実現する。【解決手段】ワード線方向にセクション分割され、読み出し時に1セクションのみを活性化する半導体記憶装置において、冗長回路200aを連続的に隣接配置される2つのセクション10とセクション11との間に並列的に配置し、8個の冗長用メモリセルブロックRMBK0〜RMBK7のうち、4個の冗長用メモリセルブロックRMBK0〜RMBK3をセクション10用に用い、残り4個の冗長用メモリセルブロックRMBK4〜RMBK7をセクション11用に用いかつ、冗長用第2センスアンプRSS/A0を2つのセクション10および11で共用する。

Claim (excerpt)：

メモリセルが接続されたビット線がアレイ状に配列され、1本または2本のビット線および当該ビット線が接続された第1センスアンプからなる複数のメモリセルブロックと、上記複数のメモリセルブロックの各第1センスアンプが選択的に接続される第2センスアンプとを有し、データの書き込みがページ単位で行われる少なくとも一つのメモリアレイブロックからなる少なくとも1組の第1および第2のメモリセクションを備えた半導体記憶装置であって、不良メモリセルブロックを少なくとも一つのメモリセルブロック単位で置換するための冗長回路であって、上記メモリセルブロックと同一構成を有し上記第1のセクション用と上記第2のセクション用とに区分けされた複数の冗長用メモリセルブロックと、第1の制御信号の入力により上記第1のセクション冗長用メモリセルブロックの各第1センスアンプを接続し、第2の制御信号の入力により上記第2のセクション冗長用メモリセルブロックの各第1センスアンプを接続する冗長用第2センスアンプとを備えた冗長回路を有する半導体記憶装置。

IPC (2)：

G11C 29/00 301 ,  G11C 16/06

FI (2)：

G11C 29/00 301 B ,  G11C 17/00 309 F