Pat

J-GLOBAL ID：200903091094406227

プローブカード

Inventor： 本間 亮次 ,  川口 保 ,  刀根 秀生 ,  田口 信治 ,  馬場 浩一 ,  廣沢 達也 ,  大河原 公夫 ,  村上 哲也 ,  前田 慶一 ,  渡辺 恒一
Applicant, Patent owner： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993005945
Publication number (International publication number)：1993275504
Application date： Jan. 18, 1993
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】この発明は、半導体集積回路装置の電気的特性試験に際して、試験工期の短縮及び効率の向上を図れるプローブカードを提供することを目的としている。【構成】フィルム状の基体22を用いてプローブカードを構成している。この基体22には、ウェハ21中に形成された半導体集積回路装置のパッドに対応した位置に第1の接続部、基体の周辺部に外部から電気信号を入力あるいは外部に電気信号を出力するための第2の接続部が形成される。上記第1の接続部と第2の接続部は、配線部によって電気的に接続される。そして、半導体集積回路装置が形成されているウェハ21と上記基体22とを重ね合わせることにより、上記半導体集積回路装置のパッドと上記第1の接続部とを電気的に接続し、上記第2の接続部に外部から試験用の電気信号を供給して上記ウェハ21中に形成された半導体集積回路装置の電気的特性試験を行うことを特徴としている。

Claim (excerpt)：

フィルム状の基体と、ウェハ中に形成された半導体集積回路装置のパッドに対応した位置の上記基体に設けられる第1の接続部と、上記基体に設けられ外部から電気信号を入力あるいは外部に電気信号を出力するための第2の接続部と、上記第1の接続部と第2の接続部とを電気的に接続する配線部とを具備し、半導体集積回路装置が形成されているウェハと上記基体とを重ね合わせることにより、上記半導体集積回路装置のパッドと上記第1の接続部とを電気的に接続し、上記第2の接続部に外部から試験用の電気信号を供給して上記ウェハ中に形成された半導体集積回路装置の電気的特性試験を行うことを特徴とするプローブカード。

IPC (2)：

H01L 21/66 ,  G01R 1/073

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-237047
  
• 特開平2-293672
  
• 特開平3-250641
  
• 特開平2-297941