Pat
J-GLOBAL ID:200903091095957251
半導体装置
Inventor:
Applicant, Patent owner:
Agent (1):
則近 憲佑
Gazette classification:公開公報
Application number (International application number):1994173010
Publication number (International publication number):1996037432
Application date: Jul. 26, 1994
Publication date: Feb. 06, 1996
Summary:
【要約】【目的】 1入力2出力増幅器において、出力のコンプリメンタリ性を損わないような非信号入力側の回路を得る。【構成】 両出力からの帰還を、非信号入力側に並列抵抗を接続して行う。【効果】 素子のバラツキに依存しない出力波形が得られる。
Claim (excerpt):
ベース端子に入力信号が入る第一のトランジスタと、片側の端子を第一のトランジスタのコレクタ端子に、もう一歩の端子を電源に接続された第一の抵抗と、第一のトランジスタと差動対を形成する第二のトランジスタと、片側の端子を第二のトランジスタのコレクタ端子に、もう一歩の端子を電源に接続された第二の抵抗と、ベースを第一のトランジスタのコレクタ端子に、コレクタを電源に、エミッタを定電流源に接続した第三のトランジスタと、ベースを第二のトランジスタのコレクタ端子に、コレクタを電源に、エミッタを定電流源に接続した第四のトランジスタと、第三のトランジスタのエミッタ端子と第一のトランジスタのベース端子との間に接続された第三の抵抗と、第三のトランジスタのエミッタ端子と第二のトランジスタのベース端子との間に接続された第四の抵抗と、第四のトランジスタのエミッタ端子と第二のトランジスタのベース端子との間に接続された第五の抵抗とから構成された、帰還抵抗のついたエミッタホロワつき1人力差動増幅回路において、第二のトランジスタのベースに接続される帰還抵抗である第四の抵抗と第五の抵抗の値が、第三の抵抗の値の2倍になるように設計されたことを特徴とする半導体装置。
Return to Previous Page