Pat

J-GLOBAL ID：200903091106673650

液晶表示装置、マトリクスアレイ基板およびその製造方法

Inventor： 久 保 明 ,  堂 城 政 幸 ,  町 田 雅 彦 ,  元 川 茂 行 ,  上 村 孝 明 ,  溝 内 清 継 ,  宮 地 智 基
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999110659
Publication number (International publication number)：2000002892
Application date： Apr. 19, 1999
Publication date： Jan. 07, 2000
Summary：

【要約】【課題】 製造時に必要なマスク数を減らして製造工程を簡略化し、製造歩留まりを向上させたマトリクスアレイ基板を提供する。【解決手段】 本発明のアレイ基板は、ガラス基板1上に、走査線26、信号線33、第1ゲート絶縁膜28、第2ゲート絶縁膜29、半導体被膜41、チャネル保護被膜42、低抵抗半導体被膜44、およびMo/Al/Moの積層膜47を形成した後、同一のマスクパターンを用いたパターンニングにより、ソース電極48、ドレイン電極9、信号線33、半導体膜39、低抵抗半導体膜40を一括して形成する。また、ソース電極48、ドレイン電極49、半導体膜39、走査線パッド30および信号線パッド34の上面を画素電極35で覆う。また、ソース電極48、低抵抗半導体膜40および半導体膜39の輪郭線を略一致させ、ドレイン電極49、低抵抗半導体膜40および半導体膜39の輪郭線を略一致させる。

Claim (excerpt)：

絶縁基板上に配置されたゲート電極部を含む走査線と、前記走査線の前記ゲート電極部上に絶縁膜を介して配置された半導体膜と、前記半導体膜にドレイン電極を介して電気的に接続される信号線と、前記半導体膜に電気的に接続されるソース電極と、前記ソース電極に電気的に接続される画素電極と、を備えたマトリクスアレイ基板と、前記マトリクスアレイ基板に対向配置される対向基板と、前記マトリクスアレイ基板と前記対向基板との間に、それぞれ配向膜を介して保持される液晶層と、を備えた液晶表示装置において、前記マトリクスアレイ基板の少なくとも前記画素電極および前記信号線上には、前記画素電極および前記信号線に直接接して前記配向膜が配置されることを特徴とする液晶表示装置。

IPC (3)：

G02F 1/136 500 ,  G02F 1/1337 ,  H01L 29/786

FI (3)：

G02F 1/136 500 ,  G02F 1/1337 ,  H01L 29/78 612 C