Pat

J-GLOBAL ID：200903091179287294

SOI基板の製造方法

Inventor： 小椋 厚志
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1995171573
Publication number (International publication number)：1997008258
Application date： Jun. 15, 1995
Publication date： Jan. 10, 1997
Summary：

【要約】【目的】 貼り合わせSOI基板の活性層を簡単な方法で精度よく薄くする。【構成】 活性層30の元となるSi基板を熱酸化して厚さ約1μmのSi酸化膜20を形成した後、これを支持基板10となるSi基板と重ね合わせ熱処理を加えて貼り合わせて、SOI基板を作製する。貼り合わせSOI基板の活性層30を化学機械研磨法により研磨して活性層30を薄くする〔図1(a)〕。光を照射しながら、弗硝酸等のエッチング液でエッチングを行う。活性層が厚い領域ではキャリアが多く発生しこれによりエッチングが促進される。活性層が薄くなると光が支持基板側へ突き抜けるようになり、キャリアの発生が少なくなりエッチングが遅くなる。これにより膜厚の均一化が図られる。又、照射光の波長を変えることにより層厚をコントロールすることができる。

Claim (excerpt)：

(1)支持基板と活性層を構成するシリコン基板とを何れかの基板に形成された絶縁膜を介して接着する工程と、(2)前記活性層となるシリコン基板表面に光を入射して該シリコン基板内にキャリアを生成しながら該シリコン基板を湿式またはドライ法にてエッチングする工程と、を備えることを特徴とするSOI基板の製造方法。

IPC (4)：

H01L 27/12 ,  H01L 21/302 ,  H01L 21/304 321 ,  H01L 21/308

FI (4)：

H01L 27/12 B ,  H01L 21/304 321 S ,  H01L 21/308 B ,  H01L 21/302 Z