Pat

J-GLOBAL ID：200903091196308149

絶縁ゲート形電界効果トランジスタの製造方法

Inventor： 宮本 和郎
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1991218854
Publication number (International publication number)：1993055584
Application date： Aug. 29, 1991
Publication date： Mar. 05, 1993
Summary：

【要約】【目的】PSG膜を利用することにより、加工精度向上、製品の歩留り向上を解決した縦型MOSFETの製造方法を提供する。【構成】 リンガラス酸化膜を半導体基板全面に被着し、リフローし、そのリンガラス酸化膜をソース拡散領域上のシリコン半導体基板表面が露出するまで全面エッチングすることにより、コンタクト開口をセルフアラインにより形成する縦型MOSFETの製造方法。

Claim (excerpt)：

ゲート絶縁膜を半導体基板に被着する工程と、多結晶シリコン膜を前記ゲート絶縁膜上に被着する工程と、ノンドープの酸化膜を前記多結晶シリコン膜上に被着する工程と、ゲート電極パターンを形成するように前記多結晶シリコン膜及びノンドープの酸化膜をホトエッチする工程と、前記ゲート電極パターンをマスクとして自己整合によりチャンネル拡散領域を形成する工程と、ホトレジスト及び前記ゲート電極をマクスとしてソース拡散領域を形成する工程と、リンドープの酸化膜を前記半導体基板に被着しリフローする工程と、前記リンドープの酸化膜及び前記ゲート絶縁膜を前記半導体基板表面を露出させる迄全面エッチングにより除去することにより、コンタクト開口を形成する工程と、アルミ膜を前記半導体基板全面に被着し、ホトエッチによりアルミ電極を形成する工程とからなることを特徴とする絶縁ゲート形電界効果トランジスタの製造方法。

IPC (2)：

H01L 29/784 ,  H01L 21/336

FI (2)：

H01L 29/78 321 D ,  H01L 29/78 321 P