Pat

J-GLOBAL ID：200903091208623258

半導体装置の製造方法

Inventor： 進藤 寿 ,  関根 康弘
Applicant, Patent owner： キヤノン株式会社
Agent (3)： 金田 暢之 ,  伊藤 克博 ,  石橋 政幸
Gazette classification：公開公報
Application number (International application number)：2002318210
Publication number (International publication number)：2004153131
Application date： Oct. 31, 2002
Publication date： May. 27, 2004
Summary：

【課題】分割露光によって生じる出力差を抑制することのできる半導体装置の製造方法を提供する。【解決手段】レジストを塗布する工程と、上記レジストを露光する工程と、上記露光が施されたレジストを現像する工程の3つの工程が統括されたインライン工程を含み、順次投入されるウェーハ毎に、上記インライン工程により所望のパターンを形成する半導体装置の製造方法であって、上記露光の工程は、複数のレチクルを順次入れ替えながら露光を行い、該露光により得られる上記複数のレチクルからのパターンをつなぎ合わせて上記所望のパターンを形成する分割露光工程であることを特徴とする。【選択図】 図1

Claim (excerpt)：

レジストを塗布する工程と、前記レジストを露光する工程と、前記露光が施されたレジストを現像する工程の3つの工程が統括されたインライン工程を含み、前記インライン工程により所望のパターンを形成する半導体装置の製造方法であって、 前記露光する工程は、順次投入されるウェーハ毎に複数のレチクルを順次入れ替えながら露光を行い、該露光により得られる前記複数のレチクルからのパターンをつなぎ合わせて前記所望のパターンを形成する分割露光工程であることを特徴とする半導体装置の製造方法。

IPC (1)：

H01L21/027

FI (3)：

H01L21/30 514C ,  H01L21/30 514A ,  H01L21/30 562

F-Term (8)：

5F046AA11 ,  5F046AA17 ,  5F046AA28 ,  5F046BA04 ,  5F046CD01 ,  5F046CD04 ,  5F046CD05 ,  5F046DA09