Pat

J-GLOBAL ID：200903091240120357

半導体装置の製造方法

Inventor： 置田 陽一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：2002180453
Publication number (International publication number)：2004023078
Application date： Jun. 20, 2002
Publication date： Jan. 22, 2004
Summary：

【課題】強誘電体を用いるキャパシタの形成工程を有する半導体装置の製造方法に関し、キャパシタを構成する複数の膜をハードマスクを使用して精度良くパターニングすること。【解決手段】第1導電膜13、強誘電体膜14、第2導電膜15を絶縁膜8上に順に形成し、第2導電膜15の上にハードマスク18aを形成し、ハードマスク18aから露出する領域の第2導電膜15を第1の温度でエッチングしてキャパシタ上部電極15aを形成し、ハードマスク18aから露出する領域の強誘電体膜14を第2の温度でエッチングすることによりキャパシタ誘電体膜14aを形成し、ハードマスク18aから露出する領域の第1導電膜13を第2の温度より高い第3の温度でエッチングすることによりキャパシタ下部電極を形成する工程とを含む。【選択図】 図1

Claim (excerpt)：

半導体基板の上方に絶縁膜を形成する工程と、 前記絶縁膜上に第1導電膜を形成する工程と、 前記第1導電膜の上に強誘電体膜を形成する工程と、 前記強誘電体膜の上に第2導電膜を形成する工程と、 前記第2導電膜の上にハードマスクを形成する工程と、 前記ハードマスクから露出する領域の前記第2導電膜を第1の温度で第1のエッチングガスを用いてエッチングすることにより、前記ハードマスクの下にキャパシタ上部電極を形成する工程と、 前記ハードマスクから露出する領域の前記強誘電体膜を第2の温度で第2のエッチングガスを用いてエッチングすることにより、前記ハードマスクの下にキャパシタ誘電体膜を形成する工程と、 前記ハードマスクから露出する領域の前記第1導電膜を前記第2の温度より高い第3の温度で第3のエッチングガスを用いてエッチングすることにより、前記ハードマスクの下にキャパシタ下部電極を形成する工程と を有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L27/105 ,  H01L21/3065

FI (2)：

H01L27/10 444B ,  H01L21/302 105A

F-Term (37)：

5F004BA20 ,  5F004BB26 ,  5F004CA02 ,  5F004CA04 ,  5F004DA04 ,  5F004DA11 ,  5F004DA23 ,  5F004DA26 ,  5F004DB08 ,  5F004DB13 ,  5F004EA03 ,  5F004EA28 ,  5F004EB02 ,  5F004EB08 ,  5F083AD10 ,  5F083AD21 ,  5F083AD49 ,  5F083FR02 ,  5F083GA27 ,  5F083JA05 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR33 ,  5F083PR34