Pat

J-GLOBAL ID：200903091270165193

半導体装置の製造方法

Inventor： 長山 哲治 ,  牛膓 哲雄
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994066927
Publication number (International publication number)：1995283198
Application date： Apr. 05, 1994
Publication date： Oct. 27, 1995
Summary：

【要約】【目的】 SiON反射防止膜のエッチング除去特性を改善する。【構成】 SiON反射防止膜6を用いたKrFエキシマ・レーザ・リソグラフィによりレジスト・マスク7を形成し、これをマスクとしてW-ポリサイド膜5を下層側のポリシリコン膜3の一部を残してエッチングする。次に、レジスト・マスク7を除去し、露出したSiON反射防止膜6とポリシリコン膜3の残余部3rとをN2 アニール処理を経て各々改質層6m,3mに変化させる。その後、ドライエッチングで両方の改質層6m,3mを同時に除去する。【効果】 N2 アニールによりSiON反射防止膜6の組成がSiNx に近づくので、エッチング条件が最適化し易くなり、エッチング速度の低下やゲート電極5aの異方性形状の劣化等の問題が回避できる。

Claim (excerpt)：

SiON系材料膜を所定のガス雰囲気中におけるアニール処理を経て改質した後にエッチング除去することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3065 ,  H01L 21/027

FI (2)：

H01L 21/302 N ,  H01L 21/30 574