Pat

J-GLOBAL ID：200903091349984424

貼り合わせ誘電体分離ウェーハの製造方法

Inventor： 酒井 慎介 ,  大圃 孝紀
Applicant, Patent owner： 三菱マテリアル株式会社 ,  三菱マテリアルシリコン株式会社
Agent (1)： 志賀 正武 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992024145
Publication number (International publication number)：1993226464
Application date： Feb. 10, 1992
Publication date： Sep. 03, 1993
Summary：

【要約】【構成】 本発明の貼り合わせ誘電体分離ウェーハの製造方法は、誘電体分離島を有するシリコンウェーハを支持ウェーハに貼り合わせる誘電体分離ウェーハの製造方法であって、誘電体分離用溝を形成したシリコンウェーハ11の表面11aに、酸化膜12、高温CVD法によるポリシリコン層13を順次成膜し、次いで該高温ポリシリコン層に電解研削加工を施し、この高温ポリシリコン層の上に低温CVD法によるポリシリコン膜15を成膜し、該低温ポリシリコン膜に鏡面研磨加工を施し、次いで該低温ポリシリコン膜16と支持体シリコンウェーハ17の表面を相互に貼り合わせることを特徴とする。【効果】 シリコンウェーハの低温ポリシリコン膜との貼り合わせ面の段差を解消することができ、この貼り合わせ面の貼り合わせ強度を向上させることができる。したがって、この貼り合わせ面の気泡を大幅に減少させることができる。

Claim (excerpt)：

誘電体分離島を有するシリコンウェーハを支持ウェーハに貼り合わせる誘電体分離ウェーハの製造方法であって、誘電体分離用溝を形成したシリコンウェーハの表面に、酸化膜、高温CVD法によるポリシリコン層を順次成膜し、次いで該高温ポリシリコン層に電解研削加工を施し、この高温ポリシリコン層の上に低温CVD法によるポリシリコン膜を成膜し、該低温ポリシリコン膜に鏡面研磨加工を施し、次いで該低温ポリシリコン膜と支持体シリコンウェーハの表面を相互に貼り合わせることを特徴とする貼り合わせ誘電体分離ウェーハの製造方法。

IPC (3)：

H01L 21/76 ,  C30B 33/06 ,  H01L 21/02

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-265153
  
• 特開昭53-052379
  
• 特開昭62-136032