Pat

J-GLOBAL ID：200903091400474770

電界効果トランジスタ及びその製造方法

Inventor： 石嶋 俊之
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1992273888
Publication number (International publication number)：1994125080
Application date： Oct. 13, 1992
Publication date： May. 06, 1994
Summary：

【要約】【目的】 ショートチャンネル効果を緩和する。【構成】 絶縁ゲート電界効果トランジスタのゲート電極4は、ソース領域7・ドレイン領域8を除く素子領域全面に形成され、各絶縁ゲート電界効果トランジスタのゲート電極4をソース領域7・ドレイン領域8間のゲート電極4上に設けた導体5により電気的に接続する。このため、マスク枚数を増加させることなく、各ゲート電極を接続する導体の形成位置を任意に設定することにより、マスク設計の自由度が上がる。しかし導体として抵抗の低い金属の使用が可能となり高速化が計れる。

Claim (excerpt)：

ソース・ドレイン領域とゲート電極と導体とを有する絶縁ゲート電界効果トランジスタであって、ソース・ドレイン領域は、半導体基板上に設けられたものであり、ゲート電極は、絶縁膜を介して半導体基板上に積層形成され、ソース・ドレイン領域を除く半導体基板上の素子領域を覆うものであり、導体は、半導体基板上に形成された絶縁ゲート電界効果トランジスタのゲート電極相互を接続するものであることを特徴とする電界効果トランジスタ。

FI (2)：

H01L 29/78 301 G ,  H01L 29/78 301 X