階調補正装置

Inventor：
Applicant, Patent owner：
Agent (1)：小鍜治明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994091290
Publication number (International publication number)：1995298161
Application date： Apr. 28, 1994
Publication date： Nov. 10, 1995
Summary：

【要約】【目的】階調ビットの大きな輝度信号に対しても、補正処理の演算レートを下げると同時に処理量の軽減を図りながら、入力輝度信号の各階調に対して各画素単位に階調補正処理を行うことが可能となる階調補正装置を提供することを目的とする。【構成】輝度分布の特徴抽出をヒストグラム演算回路103により行い、得られた補正データをルックアップテーブル110に記憶し、この補正データに対し輝度分布の特徴抽出時削減した下位ビットを制御信号として補間処理を施すことにより、階調補正演算時、入力輝度信号に対し補正信号の階調ビットを粗くしないで、入力輝度信号の各階調に対して各画素単位に階調補正処理を行う階調補正を実現することが可能となる。

Claim (excerpt)：

入力輝度信号をデジタル値に変換するAD変換器と、前記デジタル輝度信号に対する輝度ヒストグラムを記憶するヒストグラムメモリと、前記ヒストグラムメモリのデータより入力輝度信号の映像の特徴抽出を行い、これらのデータより制御パラメータを算出するヒストグラム演算回路と、前記ヒストグラム演算回路からの制御データにより前記ヒストグラムメモリのデータを加工するリミッタ・加算回路と、前記ヒストグラムメモリのデータを累積加算するヒストグラム累積加算回路と、前記ヒストグラム累積加算回路の演算結果を記憶する累積ヒストグラムメモリと、前記ヒストグラム演算回路で得られた制御データにより前記ヒストグラム累積加算回路でのヒストグラム累積加算処理のスタート、ストップ値を制御する累積コントロールレジスタ回路と、前記ヒストグラム演算回路で得られた前記累積ヒストグラムメモリの最大値により前記累積ヒストグラムメモリのデータの正規化処理を制御するための正規化コントロールレジスタ回路と、前記正規化コントロールレジスタ回路からの制御により前記累積ヒストグラムメモリのデータを正規化演算した後に得られたデータから対応する輝度レベルを減算し階調補正データを算出するルックアップテーブル演算回路と、前記ルックアップテーブル演算回路の演算結果を低輝度レベルに対応する補正データより順に記憶する第1のルックアップテーブルと、前記第1のルックアップテーブルに入力する補正データを前記第1のルックアップテーブルへのデータ書き込み時に1輝度レベル分のデータ書き込み時間だけデータを遅延させる遅延回路と、前記遅延回路の出力信号を記憶する第2のルックアップテーブルと、前記ヒストグラムメモリへ入力した入力輝度信号の上位ビット信号をアドレスとして前記第1及び第2のルックアップテーブルから得られた補正信号及び前記ヒストグラムメモリへ入力していない前記AD変換器の出力下位ビット信号を入力として前記第1及び第2のルックアップテーブルの出力信号を補間処理することにより前記輝度レベル信号の各輝度レベルに応じた階調補正信号を算出する階調補正信号算出回路と、入力輝度信号である前記AD変換器の出力信号と同一信号の輝度レベルに応じた前記階調補正信号算出回路の出力信号により階調補正を行う輝度補正演算回路と、前記輝度補正演算回路出力をアナログ値に変換するDA変換器を有することを特徴とする階調補正装置。

Patent cited by the Patent：

Cited by applicant (7)

特開平3-126377
特開平3-239072
特開平4-293365

Show all

Return to Previous Page