Pat

J-GLOBAL ID：200903091535209724

周波数シンセサイザ

Inventor： ジャック メイヤー
Applicant, Patent owner： エスジェエス-トムソン ミクロエレクトロニクス ソシエテ アノニム
Agent (1)： 山本 恵一
Gazette classification：公開公報
Application number (International application number)：1994229085
Publication number (International publication number)：1995154253
Application date： Aug. 31, 1994
Publication date： Jun. 16, 1995
Summary：

【要約】【目的】 本発明の目的はPLLによって生じる信号の特に少しのジッタを得ることができる、ディジタルPLLで使用される周波数シンセサイザを提供することである。【構成】 本発明はプログラマブル分周器に供給されるディジタルデータの最有効ビット、アキュムレータがオーバーフローするときに1つのユニットで分周ランクを増加するためにプログラマブル分周器を用いて共同するアキュムレータに供給された少なくとも有効なビット、ディジタルデータによってプログラマブルされた分周器に高速クロック信号を供給する発振器を含む同期信号を供給し、増加する遅延をもつ同期信号のn位相を生成する生成器と、増加する適切な値のnレンジを有するアキュムレータの内容を比較する手段と、構成されるアキュムレータの内容の範囲内のレンジのランクに対応するランクの位相を同期信号として選択する手段とを含む周波数シンセサイザである。

Claim (excerpt)：

プログラマブル分周器に供給されるディジタルデータの最有効ビット(K)、アキュムレータ(26)がオーバーフローするときに1つのユニットで分周ランクを増加するためにプログラマブル分周器を用いて共同するアキュムレータ(26)に供給された少なくとも有効なビット、ディジタルデータ(C)によってプログラマブルされた分周器(22)に高速クロック信号(Fh)を供給する発振器(10-2)を含み、同期信号(NF)を供給する周波数シンセサイザにおいて、増加する遅延をもつ同期信号(NF)のn位相(NF1-NFn)を生成する生成器(27)と、増加する適切な値のnレンジを有するアキュムレータの内容(A)を比較する手段(29)と、構成されるアキュムレータの内容の範囲内のレンジのランクに対応するランクの位相を、同期信号として選択する手段(28)とを含むことを特徴とする周波数シンセサイザ。

IPC (3)：

H03L 7/183 ,  H03L 7/06 ,  H03L 7/18

FI (3)：

H03L 7/18 B ,  H03L 7/06 B ,  H03L 7/18 Z

Patent cited by the Patent：

Cited by examiner (4)

• 特表平3-502870
  
• 特表平3-502870
  
• 特開昭57-201342
  
• 特開昭57-201342