Pat

J-GLOBAL ID：200903091568543433

半導体装置の製造方法

Inventor： 佐藤 功太
Applicant, Patent owner： シャープ株式会社
Agent (1)： 小池 隆彌
Gazette classification：公開公報
Application number (International application number)：1998047219
Publication number (International publication number)：1999251427
Application date： Feb. 27, 1998
Publication date： Sep. 17, 1999
Summary：

【要約】【課題】 開口に露出したSOG膜からの水分による“Poisoned Via”を防止する膜を、エッチバック工程を必要としない簡易な方法で、均一に形成できることを特徴とする半導体装置の製造方法を提供する。【解決手段】 多層配線構造を有する半導体装置の製造方法において、上層配線と下層配線を接続するための開口をSOG膜を含む層間絶縁体膜に形成した後、少なくともこの開口の側壁を覆うように絶縁体膜を下層配線露出部に対し、液相から選択的に形成する。上記開口の形成に際して、レジストを残したまま等方的エッチングを行った後で異方性エッチングで配線の金属層部分まで残りの開口の形成を行なう。

Claim (excerpt)：

多層配線構造を有する半導体装置の製造方法において、上層配線と下層配線を接続するための開口を層間絶縁体膜に形成した後、少なくともこの開口の側壁を覆うように絶縁体膜を下層配線露出部に対し、選択的に形成することを特徴とする半導体装置の製造方法。