ディスク装置におけるアクチュエータ制御装置

Inventor：
Applicant, Patent owner：
Agent (1)：香山秀幸
Gazette classification：公開公報
Application number (International application number)：2000015335
Publication number (International publication number)：2001210032
Application date： Jan. 25, 2000
Publication date： Aug. 03, 2001
Summary：

【要約】【課題】この発明は、外乱オブザーバの精度の向上化が図れるディスク装置におけるアクチュエータ制御装置を提供することを目的とする。【解決手段】第2ゲインG2を、G2=G21×G22の関係を満たすように、2つのサブゲインG21、G22に分割し、一方の第1サブゲインG21の付与手段を加算手段の前段に、他方の第2サブゲインG22の付与手段を加算手段の後段に配置させることにより、第2外乱オブザーバ演算部の伝達関数を、Qフィルタ、第1ゲインG1および第3ゲインG3の他、第2サブゲインG22にも依存させるようにした。

Claim (excerpt)：

アクチュエータの目標値までの誤差を示す誤差信号に対してハードウエア的に実現される第1ゲインG1を与える第1ゲイン付与回路、第1ゲイン付与回路の出力信号をAD変換するAD変換器、AD変換器の出力信号に基づいて所定の処理を行なうDSP、DSPの出力信号をDA変換するDA変換器、DA変換器の出力信号に対してハードウエア的に実現される第3ゲインG3を与える第2ゲイン付与回路を備え、DSPは、AD変換器の出力信号に基づいて駆動信号を生成する制御器、制御器から出力される駆動信号に対してソフトウエア的に実現される第2ゲインG2を与えるゲイン付与手段、AD変換器の出力信号に基づいて第1外乱オブザーバ信号を生成する第1外乱オブザーバ演算部、ゲイン付与手段の出力信号と第1外乱オブザーバ演算部によって生成される第1外乱オブザーバ信号とを加算する加算手段、および加算手段の加算結果に基づいて第2外乱オブザーバ信号を生成する第2外乱オブザーバ演算部を備えており、第1外乱オブザーバ演算部は、Qフィルタ、第1ゲインG1および第3ゲインG3に依存する伝達関数を有しており、第2外乱オブザーバ演算部は、Qフィルタに依存する伝達関数を有しいる第1のアクチュエータ制御装置と等価なアクチュエータ制御装置であって、第2ゲインG2を、G2=G21×G22の関係を満たすように、2つのサブゲインG21、G22に分割し、一方の第1サブゲインG21の付与手段を加算手段の前段に、他方の第2サブゲインG22の付与手段を加算手段の後段に配置させることにより、第2外乱オブザーバ演算部の伝達関数を、Qフィルタ、第1ゲインG1および第3ゲインG3の他、第2サブゲインG22にも依存させるようにしたことを特徴とするディスク装置におけるアクチュエータ制御装置。

IPC (5)：

G11B 21/10 , G05B 11/36 , G05B 13/02 , G05D 3/12 305 , G11B 7/09

FI (5)：

G11B 21/10 A , G05B 11/36 C , G05B 13/02 C , G05D 3/12 305 V , G11B 7/09 C

F-Term (35)：

5D096AA02 , 5D096AA05 , 5D096GG06 , 5D096HH01 , 5D096HH06 , 5D096HH18 , 5D096KK12 , 5D118AA24 , 5D118BA01 , 5D118BB01 , 5D118BB02 , 5D118BC07 , 5D118BD01 , 5D118BF01 , 5D118CA02 , 5D118CA09 , 5D118CA13 , 5D118CC12 , 5D118CD03 , 5H004GA07 , 5H004GA09 , 5H004GA40 , 5H004GB20 , 5H004HA07 , 5H004HB07 , 5H004JB22 , 5H004KA65 , 5H004KB30 , 5H004MA11 , 5H004MA12 , 5H303AA22 , 5H303FF03 , 5H303KK01 , 5H303KK02 , 5H303KK11

Return to Previous Page