Pat

J-GLOBAL ID：200903091605658173

連想メモリ

Inventor： 川名 啓一 ,  米田 正人 ,  小西 正洋
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 高矢 諭 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995062454
Publication number (International publication number)：1996138384
Application date： Mar. 22, 1995
Publication date： May. 31, 1996
Summary：

【要約】【目的】 カスケード接続された複数の連想メモリに、同時に、検索結果を出力することを指示する信号を入力するだけで、必要な検索結果を出力させる。【構成】 複数の格納データを記憶しておき、検索データを入力し、入力された検索データに対応する格納データを検索する連想メモリにおいて、カスケード接続された場合に、自分を含め自分よりも上位に接続された連想メモリの検索結果を格納する検索結果レジスタと、自分がカスケード接続の最終段に接続されているか否かを識別する識別手段を備え、該識別手段により、最終段に接続されていることが認識された場合に、検索結果レジスタに格納された検索結果を出力する。

Claim (excerpt)：

互いにカスケードに接続され同時にアクセスされる拡張機能を備えた、複数のメモリワードそれぞれに各格納データを記憶しておき、検索データを入力し、入力された検索データに対応する格納データが格納されたメモリワードの検索を行う連想メモリにおいて、自分を含め自分よりも上位に接続された連想メモリの検索結果が格納される、外部への読み出しが自在な検索結果レジスタと、自分がカスケード接続の最終段に接続されているか否かを識別する識別手段と、前記検索結果レジスタがアクセスされた際に、前記識別手段により、最終段に接続されていることが認識された場合に、該検索結果レジスタに格納された検索結果を出力する出力制御回路と、を備えたことを特徴とする連想メモリ。

IPC (2)：

G11C 15/04 ,  G11C 15/00

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭59-040396
  
• 特開昭59-040396