Pat

J-GLOBAL ID：200903091649596060

Coシリサイド層を用いた半導体装置及びその製造方法

Inventor： 深野 哲 ,  後藤 賢一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1994207034
Publication number (International publication number)：1996078357
Application date： Aug. 31, 1994
Publication date： Mar. 22, 1996
Summary：

【要約】【目的】 シリコン基板内への侵入の深さを浅くすることが可能なCoSi2 層形成技術を提供する。【構成】 表面の所定領域に不純物をドープして低抵抗領域が形成されたシリコン基板を準備する工程と、少なくとも前記低抵抗領域の表面に所定の厚さのCo層を堆積する工程と、第1の温度で熱処理を行い、前記Co層のうち前記低抵抗領域に接する領域の少なくとも下側部分をシリサイド化してCoSiもしくはCo2 Si層を形成する工程と、前記Co層のうち前記第1熱処理工程でシリサイド化されなかったCo層を除去する工程と、少なくとも前記CoSiもしくはCo2 Si層の表面にSi層を堆積する工程と、前記第1の温度よりも高い第2の温度で熱処理を行い、前記CoSiもしくはCo2 Si層をさらにシリサイド化してCoSi2 層を形成する工程と、前記Si層を除去する工程とを含む。

Claim (excerpt)：

表面の所定領域に不純物をドープして低抵抗領域が形成されたシリコン基板を準備する準備工程と、少なくとも前記低抵抗領域の表面に所定の厚さのCo層を堆積するCo層堆積工程と、第1の温度で熱処理を行い、前記Co層のうち前記低抵抗領域に接する領域の少なくとも下側部分をシリサイド化してCoSi層及びCo2 Si層の少なくとも一方の層を形成する第1熱処理工程と、前記Co層のうち前記第1熱処理工程でシリサイド化されなかったCo層を除去するCo層除去工程と、少なくとも前記CoSi層及びCo2 Si層の少なくとも一方の層の表面にSi層を堆積する工程と、前記第1の温度よりも高い第2の温度で熱処理を行い、前記CoSi層及びCo2 Si層の少なくとも一方の層をさらにシリサイド化してCoSi2 層を形成する第2熱処理工程と、前記Si層を除去する工程とを含む半導体装置の製造方法。

IPC (4)：

H01L 21/28 301 ,  H01L 29/43 ,  H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 29/46 S ,  H01L 29/78 301 G ,  H01L 29/78 301 P