Pat
J-GLOBAL ID：200903091655441744

半導体装置およびその製造方法

Inventor：
門島 勝

About 門島 勝

, 
生田目 俊秀

About 生田目 俊秀


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ


Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：2004259589
Publication number (International publication number)：2006080133
Application date： Sep. 07, 2004
Publication date： Mar. 23, 2006
Summary：
【課題】 高いON電流を有し、しかも消費電力の低いCMOS回路を実現するためのMISトランジスタ構造を提供する。【解決手段】 nチャネル型MISトランジスタ(Qn)およびpチャネル型MISトランジスタ(Qp)のそれぞれのゲート絶縁膜5は、酸化ハフニウム(HfO2)膜で構成されている。また、nチャネル型MISトランジスタ(Qn)のゲート電極6は、Ni(ニッケル)シリサイド膜で構成され、pチャネル型MISトランジスタ(Qp)のゲート電極7は、Pt(プラチナ)膜で構成されている。この構造により、ゲート電極6、7のフェルミレベルピニングが生じないので、nチャネル型MISトランジスタ(Qn)およびpチャネル型MISトランジスタ(Qp)のそれぞれのしきい値電圧の上昇が抑制される。【選択図】 図1
Claim (excerpt)：
単結晶シリコンからなる半導体基板の主面の第1領域にnチャネル型MISトランジスタが形成され、前記主面の第2領域にpチャネル型MISトランジスタが形成された半導体装置であって、 前記nチャネル型MISトランジスタは、ハフニウム酸化物を主体として含むゲート絶縁膜上に、シリコン膜とメタル膜とを固相反応させて形成したメタルシリサイド膜で構成されたゲート電極を備え、 前記pチャネル型MISトランジスタは、前記ハフニウム酸化物を主体として含むゲート絶縁膜上に、メタル膜で構成されたゲート電極を備えていることを特徴とする半導体装置。
IPC (2)：
H01L 27/092 ,  H01L 21/823
FI (1)：
H01L27/08 321D
F-Term (14)：
5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB14 ,  5F048BC06 ,  5F048BE03 ,  5F048BF07 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM