Pat

J-GLOBAL ID：200903091673699678

薄膜積層体の形成方法

Inventor： 福田 航一 ,  佐々木 順彦 ,  福井 洋文 ,  岩崎 千里 ,  笠間 泰彦 ,  阿部 章 ,  三森 健一 ,  佐々木 真
Applicant, Patent owner： アルプス電気株式会社
Agent (1)： 志賀 正武 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992322133
Publication number (International publication number)：1994177126
Application date： Dec. 01, 1992
Publication date： Jun. 24, 1994
Summary：

【要約】【目的】 絶縁膜に導電膜が埋め込まれている薄膜積層体の形成方法の提供。【構成】 絶縁基板表面に所定パターンのレジスト膜を形成し、前記レジスト膜上に絶縁膜を成膜した後、前記レジスト膜で絶縁膜をリフトオフすることにより、前記絶縁膜上に凹部を形成し、前記凹部に導電膜を埋め込むことにより形成することを特徴とする薄膜積層体の形成方法。【効果】 薄膜積層体の歩留まりの向上を図ると共に、薄膜積層体上に形成される各積層膜が一定の膜厚で形成可能で、この薄膜積層体を半導体装置に適用した場合には絶縁不良及び配線不良等の発生を防止し、歩留まりの向上を図れる。

Claim (excerpt)：

少なくとも表面が絶縁性である基板の表面に所定パターンのレジスト膜を形成し、前記レジスト膜上を含むあるいは含まない前記基板の表面に絶縁膜を成膜した後、前記レジスト膜を除去することにより、前記絶縁膜に凹部を形成し、前記凹部に導電膜を形成することを特徴とする薄膜積層体の形成方法。

IPC (3)：

H01L 21/3205 ,  H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 21/88 A ,  H01L 29/78 311 Y

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭56-061145
  
• 特開平4-290249
  
• 特開昭62-298136