Pat

J-GLOBAL ID：200903091719676279

半導体装置の製造方法

Inventor： 田中 篤司
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫
Gazette classification：公開公報
Application number (International application number)：1993004412
Publication number (International publication number)：1994216092
Application date： Jan. 14, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 半導体装置の製造における基板板厚の低減のために、基板の支持板からの取外しを容易に、かつ損傷や汚染を伴わずに施す。【構成】 一方の主面に熱発泡性接着剤層を、他方の主面に紫外線感光性接着剤層を備えた接着テープを用意する工程と、前記接着テープの熱発泡性接着剤層を支持板に、紫外線感光性接着剤層を被研磨半導体基板における素子パターンが形成された主面に対向し接着させる工程と、前記半導体基板の他方の主面に研磨を施す工程とを含む半導体装置の製造方法。

Claim (excerpt)：

一方の主面に熱発泡性接着剤層を、他方の主面に紫外線感光性接着剤層を備えた接着テープを用意する工程と、前記接着テープの熱発泡性接着剤層を支持板に、紫外線感光性接着剤層を被研磨半導体基板における素子パターンが形成された主面に対向し接着させる工程と、前記半導体基板の他方の主面に研磨を施す工程とを含む半導体装置の製造方法。

IPC (2)：

H01L 21/304 321 ,  H01L 21/304

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-132884
  
• 特開昭62-173909
  
• 特開昭62-118707