Pat
J-GLOBAL ID:200903091724710302
エラー訂正機能付きメモリ
Inventor:
Applicant, Patent owner:
Agent (1):
京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):2001184897
Publication number (International publication number):2003007085
Application date: Jun. 19, 2001
Publication date: Jan. 10, 2003
Summary:
【要約】【課題】エラー訂正機能付きメモリの回路規模およびチップ面積を縮小する。【解決手段】初期化されクロック信号に同期してエラー検出訂正回路3のデータ出力を保持するデータ保持回路4と、テストモード動作時にデータ保持回路4の出力をエラー訂正コード発生回路1のデータ入力として選択する選択回路5と、エラー訂正コード発生回路1からエラー訂正コードを入力し順次変化の組み合わせビットでそれぞれ反転してコード変更するコード変更回路6と、テストモード動作時にデータ保持回路4およびコード変更回路6の出力をエラー検出訂正回路3のデータ入力およびエラー訂正コード入力として選択する選択回路7とを備える。
Claim (excerpt):
データを入力しそのエラー訂正コードを発生するエラー訂正コード発生回路と、前記データおよび前記エラー訂正コードを格納するメモリ回路と、このメモリ回路から読み出されたデータおよびエラー訂正コードを入力しエラー検出および訂正を行ってデータを出力するエラー検出訂正回路とを備えるエラー訂正機能付きメモリにおいて、テストモード動作時に、前記エラー検出訂正回路のデータ出力をクロック信号に同期して保持して前記エラー訂正コード発生回路および前記エラー検出訂正回路のデータ入力とし且つ前記エラー訂正コード発生回路のエラー訂正コード出力を任意ビットでそれぞれ反転してコード変更し前記エラー検出訂正回路のエラー訂正コード入力とすることを特徴とするエラー訂正機能付きメモリ。
IPC (4):
G11C 29/00 631
, G06F 11/10 330
, G06F 11/22 350
, G06F 12/16 330
FI (4):
G11C 29/00 631 B
, G06F 11/10 330 B
, G06F 11/22 350 Z
, G06F 12/16 330 A
F-Term (17):
5B001AB08
, 5B001AC01
, 5B001AD01
, 5B018GA03
, 5B018JA21
, 5B018JA25
, 5B018MA31
, 5B018PA03
, 5B018QA13
, 5B048AA02
, 5B048CC03
, 5B048CC11
, 5B048DD10
, 5L106BB12
, 5L106DD11
, 5L106EE05
, 5L106GG03
Return to Previous Page