Pat

J-GLOBAL ID：200903091803124770

半導体装置の作製方法

Inventor： 安達 広樹 ,  後藤 裕吾 ,  高山 徹 ,  宮永 昭治 ,  大谷 久 ,  張 宏勇 ,  竹村 保彦
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1994197513
Publication number (International publication number)：1995099323
Application date： Jul. 30, 1994
Publication date： Apr. 11, 1995
Summary：

【要約】 (修正有)【目的】 基板の収縮を抑制でき、特性が優れ歩留りの高い薄膜半導体素子の製造方法を提供する。【構成】 ガラス基板101上にSiO2下地膜102を形成し、基板を歪み点以上の温度で焼鈍後歪み点以下まで徐冷する。基板上にレジストでマスク103を形成、パターニングして下地膜を選択露出させ領域100を形成し、スパッタ法で極薄いNi膜を成膜した。マスクを除去しプラズマCVD法で非晶質Si膜104とSiO2保護膜106を形成する。600°Cで焼鈍するとSi膜の結晶化が進む。Si膜をパターニングしTFTの島状活性層104′を多数形成後、ゲート絶縁膜107を形成し、Al膜でゲート電極108,110を形成し、その表面に陽極酸化層109,111を形成した。P型不純物領域112,114とN型不純物領域115,117を形成しレーザ光で焼鈍後、層間絶縁膜118を形成し、接続孔を設けTiNとAl2層膜で電極配線119〜121を形成する。

Claim (excerpt)：

ガラス基板上に下地膜を形成する第1の工程と、前記ガラス基板をその歪み点以上の第1の温度で熱アニールする第2の工程と、前記第1の温度から2°C/分以下の速度で歪み点以下の第2の温度まで徐冷する第3の工程と、前記下地膜上に珪素膜を形成する第4の工程と、第1の温度を越えない第3の温度にて、基板を熱アニールする第5の工程と、を有する半導体装置の作製方法。

IPC (5)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/20 ,  H01L 21/324 ,  H01L 27/12